IBM gibt Einblick in kommende Server-Chipgeneration

Der neue IBM-Chip wird bereits auf Basis des 32-Nanometer-Herstellungsverfahrens gefertigt, während der Vorgänger Power7 auf im 45nm-Prozessverfahren produziert wird. Durch den fortschrittlichen Produktionsprozess lassen sich kleinere Transistoren auf dem Chip unterbringen, wodurch IBM  verschiedene neue Features auf dem Chip mit gleicher Größe integrieren kann.

IBM nutzte den zusätzlichen Platz für die Erweiterung des Level 3 Cache-Speichers auf 80MB von zuvor 32MB. Durch den Speicherzuwachs soll sich auch Performance bei Workloads verbessern, so IBM-Manager Scott Taylor bei der Präsentation auf der Hot Chips Konferenz. Zudem nutzte IBM auch einen neuen Speichertyp mit dem Namen embedded DRAM, der weniger Transistoren pro Bits nutzt als SRAM. Der Power7+ verfügt über insgesamt 2,1 Milliarden Transistoren, heißt es bei IBM. (ami)